

中華民國專利公報 [19] [12]

[11]公告編號: 448332

[44]中華民國 90年 (2001) 08月 01日

發明

全 10 頁

[51] Int.Cl 06: G02F1/133

[54]名 稱: 主動矩陣型基板及其製造方法

[21]申請案號: 086105157

[22]申請日期: 中華民國 86年 (1997) 04月 21日

[30]優先權: [31]053085

[32]1997/03/07

[33]日本

[31]100074

[32]1996/04/22

[33]日本

[72]發明人:

川合勝博

日本

山川真彌

日本

岡本昌也

日本

片山幹雄

日本

[71]申請人:

夏普股份有限公司

日本

[74]代理人: 陳長文 先生

1

2

[57]申請專利範圍:

1. 一種用於產生一主動矩陣型基板之方法, 包含: 一基板; 多數之第一線, 係設於基板上且互相平行; 一絕緣膜, 覆蓋第一線; 多數之第二線, 係設於基板上且延伸過第一線, 而令絕緣膜介置於其間; 多數之切換元件, 係鄰近於第一、二線之各別交叉點; 及多數之像素極, 係以矩陣型排列於絕緣膜上, 且分別連接於切換元件, 該方法包含以下步驟:

在基板上形成第一線;

在基板之一整個表面上形成絕緣膜, 而覆蓋第一線;

去除絕緣膜部份,

形成第二線及像素極, 使間隙存在於第一線與像素極之間及/或第二線與像素極之間;

其中去除絕緣膜部份之步驟係在形成第二線與像素極之步驟前進行, 且絕緣膜之去除部份係定位而對應於間

隙。

2. 根據申請專利範圍第1項用於產生一主動矩陣型基板之方法, 其中第一線係閘線, 而第二線係源線。
3. 根據申請專利範圍第2項用於產生一主動矩陣型基板之方法, 其中切換元件係薄膜式電晶體, 包含閘極、源極、漏極及半導體部份; 各閘極係連接於一相對應之閘線; 各源極係連接於一相對應之源線; 及各漏極係連接於一相對應之像素極, 其中閘極係隨閘線製成, 而源極與漏極係隨源線製成, 及
5. 其中在去除絕緣膜部份之步驟前另外包含將薄膜電晶體之半導體部份製成於絕緣膜上之步驟, 半導體部份係分別設於閘極上方。
10. 根據申請專利範圍第1項用於產生一主動矩陣型基板之方法, 其中主動矩陣型基板另包含連接於第一、二線其中
- 15.
- 20.

(2)

3

至少一者之線端，以及貫穿絕緣膜之接觸孔，以利於去除絕緣膜部份之步驟中到達線端。

5. 根據申請專利範圍第1項用於產生一主動矩陣型基板之方法，其中像素極係製成不重疊於絕緣膜之去除部份。
6. 一種用於產生一主動矩陣型基板之方法，包含：一基板；多數之第一線，係設於基板上且互相平行；一閘絕緣膜，覆蓋第一線；多數之第二線，係設於基板上且延伸過第一線，而令閘絕緣膜介置於其間；多數之切換元件，係鄰近於第一、二線之各別交叉點；及多數之像素極，係以矩陣型排列於閘絕緣膜上，且分別連接於切換元件，該方法包含以下步驟：
在基板上形成第一線；
在基板之一整個表面上形成閘絕緣膜，而覆蓋第一線；
去除閘絕緣膜部份；
在閘絕緣膜上形成第二線；
在基板之整個表面上形成中層絕緣膜；及
在中層絕緣膜上形成像素極，
其中去除閘絕緣膜部份之步驟係在形成第二線之步驟前進行，且閘絕緣膜之去除部份係決定為不包含其定位於提供第一線與切換元件之區域中之部份。
7. 根據申請專利範圍第6項用於產生一主動矩陣型基板之方法，其中主動矩陣型基板另包含設於像素極下方之貯存電容極，各貯存電容極係與一相對應像素極之一部份構成一貯存電容，其中貯存電容極係隨第一線而製成於基板上，及
其中定位於欲製成貯存電容極之區域中之閘絕緣膜部份係未去除。
8. 根據申請專利範圍第7項用於產生一主動矩陣型基板之方法，其中切換元件

4

包含閘極、源極、漏極及半導體部份，且閘極隨第一線製成，而源極與漏極隨第二線製成，及

其中去除閘絕緣膜部份之步驟係在形成第二線、源極與漏極之步驟前進行。

9. 根據申請專利範圍第6項用於產生一主動矩陣型基板之方法，其中中層絕緣膜具有一足以令像素極表面呈大致平坦狀之厚度，用無關於像素極下方有/無第一線、第二線及切換元件存在。
10. 根據申請專利範圍第6項用於產生一主動矩陣型基板之方法，其中主動矩陣型基板另包含連接第一、二線至少其中一者之線端，以及貫穿閘絕緣膜而到達線端之接觸孔。
11. 根據申請專利範圍第10項用於產生一主動矩陣型基板之方法，其中接觸孔係在去除閘絕緣膜部份之步驟前製成。
12. 根據申請專利範圍第10項用於產生一主動矩陣型基板之方法，其中接觸孔係與去除閘絕緣膜部份同時製成。
13. 根據申請專利範圍第6項用於產生一主動矩陣型基板之方法，其中主動矩陣型基板另包含接觸孔，且係在形成像素極之步驟前即貫穿中層絕緣膜而到達漏極。
14. 一種主動矩陣型基板，包含：
一基板；
多數第一線，設於基板上且互相平行；
一絕緣膜，覆蓋第一線；
多數第二線，設於基板上且延伸過第一線，而令絕緣膜介置於其間；
多數切換元件，鄰近於第一、二線之各別交叉點；及
多數像素極，係以矩陣型排列於絕緣膜上，且分別連接於切換元件，
其中間隙設於第一線與像素極之間及/

(3)

5

或第二線與像素極之間，及其中對應於間隙之絕緣膜部份係予以去除。

15. 根據申請專利範圍第 14 項之主動矩陣型基板，其中第一線係開線，而第二線係源線。

16. 根據申請專利範圍第 14 項之主動矩陣型基板，其中像素極係製成不重疊於絕緣膜之去除部份。

17. 根據申請專利範圍第 14 項之主動矩陣型基板，其另包含形成於像素極下方之貯存電容極，各貯存電容極係與一相對應像素極之一部份構成一貯存電容。

18. 根據申請專利範圍第 14 項之主動矩陣型基板，其另包含連接於第一、二線至少其中一者之線端，其中對應於線端之絕緣膜部份係去除而露出至少部份之線端，藉此形成接觸孔。

19. 一種主動矩陣型基板，包含：

一基板；

多數第一線，設於基板上且互相平行；

一間絕緣膜，覆蓋第一線；

多數第二線，設於基板上且延伸過第一線，而令間絕緣膜介置於其間；

多數切換元件，鄰近於第一、二線之各別交叉點；

一中層絕緣膜，覆蓋間絕緣膜、第二線及切換元件；

多數像素極，係以矩陣型排列於中層絕緣膜上，且分別連接於切換元件，及

多數貯存電容，提供於各別之像素極，

其中間絕緣膜部份係去除，而使去除部份不包含其定位於提供第一線、切換元件及貯存電容之區域內之部份。

20. 根據申請專利範圍第 19 項之主動矩陣

6

型基板，其另包含連接於第一、二線至少其中一者之線端，

其中對應於線端之間絕緣膜部份係去除而露出至少部份之線端，藉此形成接觸孔。

圖式簡單說明：

第一圖係一平面圖，揭示本發明第 1 例子之主動矩陣型基板之一像素部份；

第二圖係沿第一圖之 II-II 線所取之橫截面圖；

第三圖係沿第一圖之 III-III 線所取之橫截面圖；

第四圖係一平面圖，揭示本發明第 2 例子之主動矩陣型基板之一像素部份；

第五圖係沿第四圖之 V-V 線所取之橫截面圖；

第六圖係沿第四圖之 VI-VI 線所取之橫截面圖；

第七圖係亦沿第四圖之 VI-VI 線所取之橫截面圖，且其發生圖型瑕疵；

第八圖係一平面圖，揭示本發明第 3 例子之主動矩陣型基板之一像素部份；

第九圖係一平面圖，揭示本發明第 4 例子之主動矩陣型基板之一像素部份；

第十圖係沿第九圖之 X-X 線所取之橫截面圖；

第十一圖係一平面圖，揭示本發明第 5 例子之主動矩陣型基板之一像素部份；

第十二圖係沿第十一圖之 XII-XII 線所取之橫截面圖；

第十三圖係沿第十一圖之 XII-XII 線所取之橫截面圖；

第十四圖係一平面圖，揭示本發明第 6 例子之開線或資料線之線端；

第十五圖係一平面圖，揭示本發明第 7 例子之貯存電容極之線端；

第十六圖係一電路圖，說明一習知主動矩陣型液晶顯示裝置之舉例結構；

第十七圖係一平面圖，說明一習知

(4)


7

8


主動矩陣型基板之一像素極；

第十八圖係沿第十七圖之 XVIII-

XVIII 線所取之橫截面圖；及


第十九圖係沿第十七圖之 XIX-XIX
線所取之橫截面圖。

第一圖




第二圖


(5)



第三圖




第四圖




第五圖


(6)



第六圖




第七圖




第八圖

300


(7)



第九圖




第十圖




第十一圖


(8)



第十二圖




第十三圖




第十四圖


(9)



第十五圖




第十六圖




第十七圖

(10)



第十八圖



第十九圖